Visualizing CPU microarchitecture

2015
journal article
article
2
dc.affiliationWydział Matematyki i Informatykipl
dc.contributor.authorWójtowicz, Tomasz - 103163 pl
dc.date.accession2020-02-06pl
dc.date.accessioned2020-02-06T12:51:44Z
dc.date.available2020-02-06T12:51:44Z
dc.date.issued2015pl
dc.date.openaccess0
dc.description.accesstimew momencie opublikowania
dc.description.additionalStreszcz. ang. s. 197. Bibliogr. s. 209-210pl
dc.description.physical197-210pl
dc.description.versionostateczna wersja wydawcy
dc.description.volume24pl
dc.identifier.doi10.4467/20838476SI.16.017.4358pl
dc.identifier.eissn2083-8476pl
dc.identifier.issn1732-3916pl
dc.identifier.projectROD UJ / OPpl
dc.identifier.urihttps://ruj.uj.edu.pl/xmlui/handle/item/148454
dc.identifier.weblinkhttp://www.ejournals.eu/Schedae-Informaticae/2015/Volume-24/art/7021/pl
dc.languageengpl
dc.language.containerengpl
dc.rightsDozwolony użytek utworów chronionych*
dc.rights.licenceInna otwarta licencja
dc.rights.urihttp://ruj.uj.edu.pl/4dspace/License/copyright/licencja_copyright.pdf*
dc.share.typeotwarte czasopismo
dc.source.integratorfalse
dc.subject.enCPUpl
dc.subject.enmicroarchitecturepl
dc.subject.ensimulationpl
dc.subject.enregisterspl
dc.subject.enpipelinepl
dc.subject.enactivitypl
dc.subject.en6502pl
dc.subtypeArticlepl
dc.titleVisualizing CPU microarchitecturepl
dc.title.journalSchedae Informaticaepl
dc.typeJournalArticlepl
dspace.entity.typePublication
dc.affiliationpl
Wydział Matematyki i Informatyki
dc.contributor.authorpl
Wójtowicz, Tomasz - 103163
dc.date.accessionpl
2020-02-06
dc.date.accessioned
2020-02-06T12:51:44Z
dc.date.available
2020-02-06T12:51:44Z
dc.date.issuedpl
2015
dc.date.openaccess
0
dc.description.accesstime
w momencie opublikowania
dc.description.additionalpl
Streszcz. ang. s. 197. Bibliogr. s. 209-210
dc.description.physicalpl
197-210
dc.description.version
ostateczna wersja wydawcy
dc.description.volumepl
24
dc.identifier.doipl
10.4467/20838476SI.16.017.4358
dc.identifier.eissnpl
2083-8476
dc.identifier.issnpl
1732-3916
dc.identifier.projectpl
ROD UJ / OP
dc.identifier.uri
https://ruj.uj.edu.pl/xmlui/handle/item/148454
dc.identifier.weblinkpl
http://www.ejournals.eu/Schedae-Informaticae/2015/Volume-24/art/7021/
dc.languagepl
eng
dc.language.containerpl
eng
dc.rights*
Dozwolony użytek utworów chronionych
dc.rights.licence
Inna otwarta licencja
dc.rights.uri*
http://ruj.uj.edu.pl/4dspace/License/copyright/licencja_copyright.pdf
dc.share.type
otwarte czasopismo
dc.source.integrator
false
dc.subject.enpl
CPU
dc.subject.enpl
microarchitecture
dc.subject.enpl
simulation
dc.subject.enpl
registers
dc.subject.enpl
pipeline
dc.subject.enpl
activity
dc.subject.enpl
6502
dc.subtypepl
Article
dc.titlepl
Visualizing CPU microarchitecture
dc.title.journalpl
Schedae Informaticae
dc.typepl
JournalArticle
dspace.entity.type
Publication
Affiliations

* The migration of download and view statistics prior to the date of April 8, 2024 is in progress.

Views
8
Views per month
Views per city
Wroclaw
2
Des Moines
1
Dublin
1
Newark
1
Downloads
wojtowicz_visualizing_cpu_microarchitecture_2015.odt
481
wojtowicz_visualizing_cpu_microarchitecture_2015.pdf
241