Kompresja w czasie rzeczywistym na układach FPGA

licenciate
dc.abstract.enThis Bachelor Thesis is about design of a real-time data compression architecture for FPGA and decompresion architecture running on simulation only. The algorithms selected for implementation are the tANS coding and decoding algorithm of the ANS family of entropy coding methods introduced by Jaroslaw Duda.pl
dc.abstract.plPraca dotyczy projektu architektury kompresującej dane w czasie rzeczywistym na układach FPGA oraz architektury dekompresującej działającej wyłącznie na symulacjach. Wybranymi do implementacji algorytmami są algorytmu kodowania i dekodowania tANS z rodziny kodowań ANS autorstwa Jarosława Dudy.pl
dc.affiliationWydział Matematyki i Informatykipl
dc.areaobszar nauk ścisłychpl
dc.contributor.advisorDuda, Jarosławpl
dc.contributor.authorSkrzypczak, Tomaszpl
dc.contributor.departmentbycodeUJK/WMI2pl
dc.contributor.reviewerDuda, Jarosławpl
dc.contributor.reviewerMarkiewicz, Michał - 125976 pl
dc.date.accessioned2020-07-27T07:08:15Z
dc.date.available2020-07-27T07:08:15Z
dc.date.submitted2017-09-22pl
dc.fieldofstudyinformatyka teoretycznapl
dc.identifier.apddiploma-114684-198336pl
dc.identifier.projectAPD / Opl
dc.identifier.urihttps://ruj.uj.edu.pl/xmlui/handle/item/220071
dc.languagepolpl
dc.subject.enInformation theory, Data Compression, FPGA, VHDL, ANS, tANSpl
dc.subject.plTeoria informacji, Kompresja danych, FPGA, tANS, ANS, VHDLpl
dc.titleKompresja w czasie rzeczywistym na układach FPGApl
dc.title.alternativeReal-time data compression on FPGApl
dc.typelicenciatepl
dspace.entity.typePublication
dc.abstract.enpl
This Bachelor Thesis is about design of a real-time data compression architecture for FPGA and decompresion architecture running on simulation only. The algorithms selected for implementation are the tANS coding and decoding algorithm of the ANS family of entropy coding methods introduced by Jaroslaw Duda.
dc.abstract.plpl
Praca dotyczy projektu architektury kompresującej dane w czasie rzeczywistym na układach FPGA oraz architektury dekompresującej działającej wyłącznie na symulacjach. Wybranymi do implementacji algorytmami są algorytmu kodowania i dekodowania tANS z rodziny kodowań ANS autorstwa Jarosława Dudy.
dc.affiliationpl
Wydział Matematyki i Informatyki
dc.areapl
obszar nauk ścisłych
dc.contributor.advisorpl
Duda, Jarosław
dc.contributor.authorpl
Skrzypczak, Tomasz
dc.contributor.departmentbycodepl
UJK/WMI2
dc.contributor.reviewerpl
Duda, Jarosław
dc.contributor.reviewerpl
Markiewicz, Michał - 125976
dc.date.accessioned
2020-07-27T07:08:15Z
dc.date.available
2020-07-27T07:08:15Z
dc.date.submittedpl
2017-09-22
dc.fieldofstudypl
informatyka teoretyczna
dc.identifier.apdpl
diploma-114684-198336
dc.identifier.projectpl
APD / O
dc.identifier.uri
https://ruj.uj.edu.pl/xmlui/handle/item/220071
dc.languagepl
pol
dc.subject.enpl
Information theory, Data Compression, FPGA, VHDL, ANS, tANS
dc.subject.plpl
Teoria informacji, Kompresja danych, FPGA, tANS, ANS, VHDL
dc.titlepl
Kompresja w czasie rzeczywistym na układach FPGA
dc.title.alternativepl
Real-time data compression on FPGA
dc.typepl
licenciate
dspace.entity.type
Publication
Affiliations

* The migration of download and view statistics prior to the date of April 8, 2024 is in progress.

Views
7
Views per month
Views per city
Dublin
2
Wroclaw
2
Bialystok
1
Szczecin
1
Wałbrzych
1

No access

No Thumbnail Available