Simple view
Full metadata view
Authors
Statistics
Kompresja w czasie rzeczywistym na układach FPGA
licenciate
Alternative title
Real-time data compression on FPGA
Author
Bogdan Aleksandra
Reviewer
Duda Jarosław
Markiewicz Michał
Advisor
Duda Jarosław
Date of defence
2017-09-22
Keywords in Polish
Teoria informacji, Kompresja danych, FPGA, tANS, ANS, VHDL
Keywords in English
Information theory, Data Compression, FPGA, VHDL, ANS, tANS
Language
Polish
Abstract in Polish
Praca dotyczy projektu architektury kompresującej dane w czasie rzeczywistym na układach FPGA oraz architektury dekompresującej działającej wyłącznie na symulacjach. Wybranymi do implementacji algorytmami są algorytmu kodowania i dekodowania tANS z rodziny kodowań ANS autorstwa Jarosława Dudy.
Abstract in English
This Bachelor Thesis is about design of a real-time data compression architecture for FPGA and decompresion architecture running on simulation only. The algorithms selected for implementation are the tANS coding and decoding algorithm of the ANS family of entropy coding methods introduced by Jaroslaw Duda.
Affiliation
Wydział Matematyki i Informatyki
| dc.abstract.en | This Bachelor Thesis is about design of a real-time data compression architecture for FPGA and decompresion architecture running on simulation only. The algorithms selected for implementation are the tANS coding and decoding algorithm of the ANS family of entropy coding methods introduced by Jaroslaw Duda. | pl |
| dc.abstract.pl | Praca dotyczy projektu architektury kompresującej dane w czasie rzeczywistym na układach FPGA oraz architektury dekompresującej działającej wyłącznie na symulacjach. Wybranymi do implementacji algorytmami są algorytmu kodowania i dekodowania tANS z rodziny kodowań ANS autorstwa Jarosława Dudy. | pl |
| dc.affiliation | Wydział Matematyki i Informatyki | pl |
| dc.area | obszar nauk ścisłych | pl |
| dc.contributor.advisor | Duda, Jarosław | pl |
| dc.contributor.author | Bogdan, Aleksandra | pl |
| dc.contributor.departmentbycode | UJK/WMI2 | pl |
| dc.contributor.reviewer | Duda, Jarosław | pl |
| dc.contributor.reviewer | Markiewicz, Michał - 125976 | pl |
| dc.date.accessioned | 2020-07-27T07:08:11Z | |
| dc.date.available | 2020-07-27T07:08:11Z | |
| dc.date.submitted | 2017-09-22 | pl |
| dc.fieldofstudy | modelowanie, sztuczna inteligencja i sterowanie | pl |
| dc.identifier.apd | diploma-114684-195309 | pl |
| dc.identifier.project | APD / O | pl |
| dc.identifier.uri | https://ruj.uj.edu.pl/xmlui/handle/item/220070 | |
| dc.language | pol | pl |
| dc.subject.en | Information theory, Data Compression, FPGA, VHDL, ANS, tANS | pl |
| dc.subject.pl | Teoria informacji, Kompresja danych, FPGA, tANS, ANS, VHDL | pl |
| dc.title | Kompresja w czasie rzeczywistym na układach FPGA | pl |
| dc.title.alternative | Real-time data compression on FPGA | pl |
| dc.type | licenciate | pl |
| dspace.entity.type | Publication |
dc.abstract.enpl
This Bachelor Thesis is about design of a real-time data compression architecture for FPGA and decompresion architecture running on simulation only. The algorithms selected for implementation are the tANS coding and decoding algorithm of the ANS family of entropy coding methods introduced by Jaroslaw Duda. dc.abstract.plpl
Praca dotyczy projektu architektury kompresującej dane w czasie rzeczywistym na układach FPGA oraz architektury dekompresującej działającej wyłącznie na symulacjach. Wybranymi do implementacji algorytmami są algorytmu kodowania i dekodowania tANS z rodziny kodowań ANS autorstwa Jarosława Dudy. dc.affiliationpl
Wydział Matematyki i Informatyki dc.areapl
obszar nauk ścisłych dc.contributor.advisorpl
Duda, Jarosław dc.contributor.authorpl
Bogdan, Aleksandra dc.contributor.departmentbycodepl
UJK/WMI2 dc.contributor.reviewerpl
Duda, Jarosław dc.contributor.reviewerpl
Markiewicz, Michał - 125976 dc.date.accessioned
2020-07-27T07:08:11Z dc.date.available
2020-07-27T07:08:11Z dc.date.submittedpl
2017-09-22 dc.fieldofstudypl
modelowanie, sztuczna inteligencja i sterowanie dc.identifier.apdpl
diploma-114684-195309 dc.identifier.projectpl
APD / O dc.identifier.uri
https://ruj.uj.edu.pl/xmlui/handle/item/220070 dc.languagepl
pol dc.subject.enpl
Information theory, Data Compression, FPGA, VHDL, ANS, tANS dc.subject.plpl
Teoria informacji, Kompresja danych, FPGA, tANS, ANS, VHDL dc.titlepl
Kompresja w czasie rzeczywistym na układach FPGA dc.title.alternativepl
Real-time data compression on FPGA dc.typepl
licenciate dspace.entity.type
Publication Affiliations
No affiliation
Bogdan, Aleksandra
Duda, Jarosław
Markiewicz, Michał
* The migration of download and view statistics prior to the date of April 8, 2024 is in progress.
Views
22
Views per month
Views per city
Warsaw
15
Dublin
3
Wroclaw
2
Bialystok
1
Szczecin
1