Opracowanie ćwiczeń laboratoryjnych obejmujące oprogramowanie interfejsów urządzeń peryferyjnych dla pracowni rekonfigurowalnych układów FPGA

master
dc.abstract.enThe subject of this master’s thesis is the implementation of components which enable to control selected peripheral devices by FPGA chip and creating a set of laboratory exercises that make use of these components.The first chapter provides information about the division of electronic integrated circuits, about design of FPGA chip and equipment used during the implementation phase of an IT project. Its subsections also contain extensive descriptions explaining the operation of some generated components, such as DCM block, FIFO queue and ROM memory. The second section includes information about the hardware description language which is used in the project and about the characteristic of its syntax. In addition, this chapter describes the structure of a file with extension .VHD and shows how the process of compilation proceeds. The next section presents the development tools implemented during preparing the software, especially the ISE Design Suite and the Sigasi application. The construction of the Spartan 3A Starter Kit Development Board, which is used by students participating in FPGA Reconfigurable Integrated Circuits class is described in the fourth chapter. Furthermore, this section briefly presents the communication standards like: VGA, PS/2 and CMOS camera interfaces. The fifth chapter describes the implementation of three components, which enable to control the liquid crystal display located on the electronic board, DDR2 SDRAM memory, keyboard and external monitor. In this chapter all information related to the DDR2 SDRAM memory, which is located on the Spartan 3A Development Board is also included. The next section contains the description of six laboratory exercises for students. These exercises use sample interfaces mentioned earlier. Three from among all exercises are related to the volatile memory, two projects involve the components controlling VGA interface and one exercise makes use of the component dedicated for keyboard and LCD display of the board. The last, seventh chapter is a summary of the thesis. In Appendix A there is the manual showing how the DDR2 SDRAM generated component for Spartan 3A Development Board can be created.pl
dc.abstract.plPrzedmiotem pracy jest implementacja komponentów odpowiedzialnych za obsługę wybranych urządzeń peryferyjnych przez układy FPGA oraz stworzenie zestawu ćwiczeń wykorzystujących te komponenty.W pierwszym rozdziale zawarto informacje na temat podziału elektronicznych układów scalonych, budowy rekonfigurowalnych układów FPGA, oraz sprzętu użytego podczas tworzenia projektu informatycznego. Jego podrozdziały zawierają także obszerne opisy wyjaśniające działanie niektórych komponentów wygenerowanych, takich jak blok DCM, kolejka FIFO i pamięci ROM. W drugim rozdziale znajdują się informacje na temat języka opisu sprzętu obecnego w projekcie oraz cechy szczególne jego składni. Dodatkowo w rozdziale tym została opisana struktura pliku o rozszerzeniu .VHD, a także pokazano jak przebiega proces kompilacji. Kolejny rozdział przedstawia narzędzia programistyczne wykorzystane podczas pisania projektu programistycznego, a wśród nich pakiet ISE Design Suite oraz program Sigasi. W rozdziale czwartym opisana jest budowa płyty elektronicznej z układem Spartan 3A, z której korzystają studenci na zajęciach z kursu Rekonfigurowalne Układy FPGA. Dodatkowo rozdział ten opisuje pokrótce takie standardy komunikacji, jak: interfejs VGA, interfejs PS/2 oraz interfejs kontrolera kamery CMOS. Rozdział piąty zawiera opis implementacji trzech komponentów, które odpowiadają za obsługę wyświetlacza ciekłokrystalicznego, znajdującego się na płycie elektronicznej, pamięci DDR2 SDRAM, klawiatury oraz monitora zewnętrznego. W rozdziale tym zostały także zawarte wszelkie informacje związane z obsługą pamięci DDR2 SDRAM występującej na płycie elektronicznej z układem Spartan 3A. Kolejny rozdział zawiera opis sześciu ćwiczeń przeznaczonych dla studentów. Ćwiczenia te wykorzystują wspomniane wcześniej przykładowe interfejsy. Trzy z sześciu ćwiczeń dotyczą zagadnień związanych z pamięcią ulotną, dwa z komponentem obsługującym interfejs VGA oraz jedno angażujące komponent, który obsługuje klawiaturę oraz wyświetlacz LCD płyty elektronicznej. Ostatni, siódmy rozdział jest podsumowaniem całej pracy. W dodatku A znajduje się instrukcja utworzenia komponentu DDR2 SDRAM dla płyty elektronicznej z układem Spartan 3A.pl
dc.affiliationWydział Fizyki, Astronomii i Informatyki Stosowanejpl
dc.areaobszar nauk ścisłychpl
dc.contributor.advisorPałka, Marekpl
dc.contributor.authorWaniak, Krzysztofpl
dc.contributor.departmentbycodeUJK/WFAISpl
dc.contributor.reviewerSalabura, Piotr - 102313 pl
dc.contributor.reviewerPałka, Marekpl
dc.date.accessioned2020-07-26T22:17:49Z
dc.date.available2020-07-26T22:17:49Z
dc.date.submitted2016-07-13pl
dc.fieldofstudyinformatyka stosowanapl
dc.identifier.apddiploma-105583-129460pl
dc.identifier.projectAPD / Opl
dc.identifier.urihttps://ruj.uj.edu.pl/xmlui/handle/item/211938
dc.languagepolpl
dc.subject.enInformation Technology, laboratory exercises, real-time systems, reconfigurable integrated circuits FPGA, Development Board Spartan 3A, volatile memory, DDR2 SDRAM memory, VGA interface, PS/2 interface, software, VHDL languagepl
dc.subject.plinformatyka, ćwiczenia laboratoryjne, systemy czasu rzeczywistego, układy rekonfigurowalne FPGA, układ Spartan 3A, pamięć ulotna, pamięć DDR2 SDRAM, interfejs VGA, interfejs PS/2, oprogramowanie, język VHDLpl
dc.titleOpracowanie ćwiczeń laboratoryjnych obejmujące oprogramowanie interfejsów urządzeń peryferyjnych dla pracowni rekonfigurowalnych układów FPGApl
dc.title.alternativeDevelopment of laboratory exercises including software controlling peripheral interfaces for Reconfigurable integrated circuits (FPGA) classpl
dc.typemasterpl
dspace.entity.typePublication
dc.abstract.enpl
The subject of this master’s thesis is the implementation of components which enable to control selected peripheral devices by FPGA chip and creating a set of laboratory exercises that make use of these components.The first chapter provides information about the division of electronic integrated circuits, about design of FPGA chip and equipment used during the implementation phase of an IT project. Its subsections also contain extensive descriptions explaining the operation of some generated components, such as DCM block, FIFO queue and ROM memory. The second section includes information about the hardware description language which is used in the project and about the characteristic of its syntax. In addition, this chapter describes the structure of a file with extension .VHD and shows how the process of compilation proceeds. The next section presents the development tools implemented during preparing the software, especially the ISE Design Suite and the Sigasi application. The construction of the Spartan 3A Starter Kit Development Board, which is used by students participating in FPGA Reconfigurable Integrated Circuits class is described in the fourth chapter. Furthermore, this section briefly presents the communication standards like: VGA, PS/2 and CMOS camera interfaces. The fifth chapter describes the implementation of three components, which enable to control the liquid crystal display located on the electronic board, DDR2 SDRAM memory, keyboard and external monitor. In this chapter all information related to the DDR2 SDRAM memory, which is located on the Spartan 3A Development Board is also included. The next section contains the description of six laboratory exercises for students. These exercises use sample interfaces mentioned earlier. Three from among all exercises are related to the volatile memory, two projects involve the components controlling VGA interface and one exercise makes use of the component dedicated for keyboard and LCD display of the board. The last, seventh chapter is a summary of the thesis. In Appendix A there is the manual showing how the DDR2 SDRAM generated component for Spartan 3A Development Board can be created.
dc.abstract.plpl
Przedmiotem pracy jest implementacja komponentów odpowiedzialnych za obsługę wybranych urządzeń peryferyjnych przez układy FPGA oraz stworzenie zestawu ćwiczeń wykorzystujących te komponenty.W pierwszym rozdziale zawarto informacje na temat podziału elektronicznych układów scalonych, budowy rekonfigurowalnych układów FPGA, oraz sprzętu użytego podczas tworzenia projektu informatycznego. Jego podrozdziały zawierają także obszerne opisy wyjaśniające działanie niektórych komponentów wygenerowanych, takich jak blok DCM, kolejka FIFO i pamięci ROM. W drugim rozdziale znajdują się informacje na temat języka opisu sprzętu obecnego w projekcie oraz cechy szczególne jego składni. Dodatkowo w rozdziale tym została opisana struktura pliku o rozszerzeniu .VHD, a także pokazano jak przebiega proces kompilacji. Kolejny rozdział przedstawia narzędzia programistyczne wykorzystane podczas pisania projektu programistycznego, a wśród nich pakiet ISE Design Suite oraz program Sigasi. W rozdziale czwartym opisana jest budowa płyty elektronicznej z układem Spartan 3A, z której korzystają studenci na zajęciach z kursu Rekonfigurowalne Układy FPGA. Dodatkowo rozdział ten opisuje pokrótce takie standardy komunikacji, jak: interfejs VGA, interfejs PS/2 oraz interfejs kontrolera kamery CMOS. Rozdział piąty zawiera opis implementacji trzech komponentów, które odpowiadają za obsługę wyświetlacza ciekłokrystalicznego, znajdującego się na płycie elektronicznej, pamięci DDR2 SDRAM, klawiatury oraz monitora zewnętrznego. W rozdziale tym zostały także zawarte wszelkie informacje związane z obsługą pamięci DDR2 SDRAM występującej na płycie elektronicznej z układem Spartan 3A. Kolejny rozdział zawiera opis sześciu ćwiczeń przeznaczonych dla studentów. Ćwiczenia te wykorzystują wspomniane wcześniej przykładowe interfejsy. Trzy z sześciu ćwiczeń dotyczą zagadnień związanych z pamięcią ulotną, dwa z komponentem obsługującym interfejs VGA oraz jedno angażujące komponent, który obsługuje klawiaturę oraz wyświetlacz LCD płyty elektronicznej. Ostatni, siódmy rozdział jest podsumowaniem całej pracy. W dodatku A znajduje się instrukcja utworzenia komponentu DDR2 SDRAM dla płyty elektronicznej z układem Spartan 3A.
dc.affiliationpl
Wydział Fizyki, Astronomii i Informatyki Stosowanej
dc.areapl
obszar nauk ścisłych
dc.contributor.advisorpl
Pałka, Marek
dc.contributor.authorpl
Waniak, Krzysztof
dc.contributor.departmentbycodepl
UJK/WFAIS
dc.contributor.reviewerpl
Salabura, Piotr - 102313
dc.contributor.reviewerpl
Pałka, Marek
dc.date.accessioned
2020-07-26T22:17:49Z
dc.date.available
2020-07-26T22:17:49Z
dc.date.submittedpl
2016-07-13
dc.fieldofstudypl
informatyka stosowana
dc.identifier.apdpl
diploma-105583-129460
dc.identifier.projectpl
APD / O
dc.identifier.uri
https://ruj.uj.edu.pl/xmlui/handle/item/211938
dc.languagepl
pol
dc.subject.enpl
Information Technology, laboratory exercises, real-time systems, reconfigurable integrated circuits FPGA, Development Board Spartan 3A, volatile memory, DDR2 SDRAM memory, VGA interface, PS/2 interface, software, VHDL language
dc.subject.plpl
informatyka, ćwiczenia laboratoryjne, systemy czasu rzeczywistego, układy rekonfigurowalne FPGA, układ Spartan 3A, pamięć ulotna, pamięć DDR2 SDRAM, interfejs VGA, interfejs PS/2, oprogramowanie, język VHDL
dc.titlepl
Opracowanie ćwiczeń laboratoryjnych obejmujące oprogramowanie interfejsów urządzeń peryferyjnych dla pracowni rekonfigurowalnych układów FPGA
dc.title.alternativepl
Development of laboratory exercises including software controlling peripheral interfaces for Reconfigurable integrated circuits (FPGA) class
dc.typepl
master
dspace.entity.type
Publication
Affiliations

* The migration of download and view statistics prior to the date of April 8, 2024 is in progress.

Views
13
Views per month
Views per city
Dublin
2
Wroclaw
2
Chandler
1
Szczecin
1

No access

No Thumbnail Available